文献类型：期刊文献

中文题名：VHDL设计中信号与变量问题的探讨

作者：冯艳娜[1]

第一作者：冯艳娜

机构：[1]北京联合大学师范学院电子信息系

第一机构：北京联合大学应用科技学院电子信息系|北京联合大学师范学院

年份：2003

期号：7

起止页码：23-24

中文期刊名：今日电子

外文期刊名：Electronic Products China

语种：中文

中文关键词：VHDL语言;程序设计;信号;变量;集成电路;进程语句;函数语句

摘要：本文从应用的角度举例说明了VHDL设计中信号与变量的区别,以及正确的使用方法,并介绍了为信号或变量赋予初始值的技巧。