文献类型：期刊文献

中文题名：基于FPGA的多UART扩展与实现

英文题名：The Extension and Implementation of Multi- UART Based on FPGA

作者：路铭[1];刘元盛[2];舒济世[3]

第一作者：路铭

机构：[1]北京联合大学应用科技学院,北京102200;[2]北京联合大学北京市信息服务工程重点实验室,北京100101;[3]北京联合大学信息学院,北京100101

第一机构：北京联合大学应用科技学院

年份：2013

期号：3

起止页码：236-241

中文期刊名：控制工程期刊：中英文版

外文期刊名：Scientific Journal of Control Engineering

基金：受北京市属高等学校高层次人才引进与培养计划项目支持资助（IDHT201304074）.

语种：中文

中文关键词：UART;状态机;FPGA;计数器

外文关键词：UART,＂ State Machine; FPGA; Counter

摘要：通用异步接收发送器UART（Universal Asynchronous Receiver Transmitter），具有可编程性和高度稳定性，在嵌入式通信系统中得到了广泛的应用。本文采用硬件描述语言（HDL）设计了一个简单的多UART通信接口系统，此系统可以通过外部总线配置每个UART的波特率，同时为了降低通信中的误码率，在UART的通信协议上加入了奇偶校验位。整个设计在Modelsim软件下仿真验证通过，然后利用QuartusII软件进行综合以及布局布线，并最终下载到FPGA（Field Programmable GateArray）测试系统中验证了本系统的正确性和可靠性。
UART （Universal Asynchronous Receiver Transmitter） is broadly used in embedded communication system because of its programmable ability and high stability in working. A UART communication interface system is presented in this paper used Verilog HDL language. In this system, baud rate of each UART is configured through the external bus, and parity bit is added in UART communication protocol in order to reduce the error rate. The whole design is simulated and verified by Modelsim, and synthesized and Placement and routing by Quartus. The FPGA-based experimental results show that the proposed system is a good candidate with accuracy and reliability.